FSMC working but slow (~6 MHz).

1 files changed, 46 insertions, 74 deletions

diff --git a/libmaple/fsmc.c b/libmaple/fsmc.c
index 49526f4..61fd06c 100644
--- a/libmaple/fsmc.c
+++ b/libmaple/fsmc.c
@@ -31,11 +31,6 @@
 #include "gpio.h"
 #include "fsmc.h"
 
-/* These values determined for a particular SRAM chip by following the
- * calculations in the ST FSMC application note. */
-#define FSMC_ADDSET 0x0
-#define FSMC_DATAST 0x3
-
 /* Sets up the FSMC peripheral to use the SRAM chip on the maple
  * native as an external segment of system memory space.  This
  * implementation is for the IS62WV51216BLL 8mbit chip (55ns
@@ -45,55 +40,55 @@ void fsmc_native_sram_init(void) {
 
     /* First we setup all the GPIO pins. */
     /* Data lines... */
-    gpio_set_mode(GPIOD_BASE,  0, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOD_BASE,  1, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOD_BASE,  8, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOD_BASE,  9, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOD_BASE, 10, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOD_BASE, 14, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOD_BASE, 15, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOE_BASE,  7, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOE_BASE,  8, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOE_BASE,  9, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOE_BASE, 10, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOE_BASE, 11, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOE_BASE, 12, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOE_BASE, 13, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOE_BASE, 14, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOE_BASE, 15, MODE_AF_OUTPUT_PP);
+    gpio_set_mode(GPIOD_BASE,  0, MODE_AF_OUTPUT_PP); /* D2 */
+    gpio_set_mode(GPIOD_BASE,  1, MODE_AF_OUTPUT_PP); /* D3 */
+    gpio_set_mode(GPIOD_BASE,  8, MODE_AF_OUTPUT_PP); /* D13 */
+    gpio_set_mode(GPIOD_BASE,  9, MODE_AF_OUTPUT_PP); /* D14 */
+    gpio_set_mode(GPIOD_BASE, 10, MODE_AF_OUTPUT_PP); /* D15 */
+    gpio_set_mode(GPIOD_BASE, 14, MODE_AF_OUTPUT_PP); /* D0 */
+    gpio_set_mode(GPIOD_BASE, 15, MODE_AF_OUTPUT_PP); /* D1 */
+    gpio_set_mode(GPIOE_BASE,  7, MODE_AF_OUTPUT_PP); /* D4 */
+    gpio_set_mode(GPIOE_BASE,  8, MODE_AF_OUTPUT_PP); /* D5 */
+    gpio_set_mode(GPIOE_BASE,  9, MODE_AF_OUTPUT_PP); /* D6 */
+    gpio_set_mode(GPIOE_BASE, 10, MODE_AF_OUTPUT_PP); /* D7 */
+    gpio_set_mode(GPIOE_BASE, 11, MODE_AF_OUTPUT_PP); /* D8 */
+    gpio_set_mode(GPIOE_BASE, 12, MODE_AF_OUTPUT_PP); /* D9 */
+    gpio_set_mode(GPIOE_BASE, 13, MODE_AF_OUTPUT_PP); /* D10 */
+    gpio_set_mode(GPIOE_BASE, 14, MODE_AF_OUTPUT_PP); /* D11 */
+    gpio_set_mode(GPIOE_BASE, 15, MODE_AF_OUTPUT_PP); /* D12 */
 
     /* Address lines... */
-    gpio_set_mode(GPIOD_BASE, 11, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOD_BASE, 12, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOD_BASE, 13, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOF_BASE,  0, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOF_BASE,  1, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOF_BASE,  2, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOF_BASE,  3, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOF_BASE,  4, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOF_BASE,  5, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOF_BASE, 12, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOF_BASE, 13, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOF_BASE, 14, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOF_BASE, 15, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOG_BASE,  0, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOG_BASE,  1, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOG_BASE,  2, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOG_BASE,  3, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOG_BASE,  4, MODE_AF_OUTPUT_PP);
-    gpio_set_mode(GPIOG_BASE,  5, MODE_AF_OUTPUT_PP);
+    gpio_set_mode(GPIOD_BASE, 11, MODE_AF_OUTPUT_PP); /* A16 */
+    gpio_set_mode(GPIOD_BASE, 12, MODE_AF_OUTPUT_PP); /* A17 */
+    gpio_set_mode(GPIOD_BASE, 13, MODE_AF_OUTPUT_PP); /* A18 */
+    gpio_set_mode(GPIOF_BASE,  0, MODE_AF_OUTPUT_PP); /* A0 */
+    gpio_set_mode(GPIOF_BASE,  1, MODE_AF_OUTPUT_PP); /* A1 */
+    gpio_set_mode(GPIOF_BASE,  2, MODE_AF_OUTPUT_PP); /* A2 */
+    gpio_set_mode(GPIOF_BASE,  3, MODE_AF_OUTPUT_PP); /* A3 */
+    gpio_set_mode(GPIOF_BASE,  4, MODE_AF_OUTPUT_PP); /* A4 */
+    gpio_set_mode(GPIOF_BASE,  5, MODE_AF_OUTPUT_PP); /* A5 */
+    gpio_set_mode(GPIOF_BASE, 12, MODE_AF_OUTPUT_PP); /* A6 */
+    gpio_set_mode(GPIOF_BASE, 13, MODE_AF_OUTPUT_PP); /* A7 */
+    gpio_set_mode(GPIOF_BASE, 14, MODE_AF_OUTPUT_PP); /* A8 */
+    gpio_set_mode(GPIOF_BASE, 15, MODE_AF_OUTPUT_PP); /* A9 */
+    gpio_set_mode(GPIOG_BASE,  0, MODE_AF_OUTPUT_PP); /* A10 */
+    gpio_set_mode(GPIOG_BASE,  1, MODE_AF_OUTPUT_PP); /* A11 */
+    gpio_set_mode(GPIOG_BASE,  2, MODE_AF_OUTPUT_PP); /* A12 */
+    gpio_set_mode(GPIOG_BASE,  3, MODE_AF_OUTPUT_PP); /* A13 */
+    gpio_set_mode(GPIOG_BASE,  4, MODE_AF_OUTPUT_PP); /* A14 */
+    gpio_set_mode(GPIOG_BASE,  5, MODE_AF_OUTPUT_PP); /* A15 */
 
     /* And control lines... */
-    gpio_set_mode(GPIOD_BASE,  4, MODE_AF_OUTPUT_PP);   // NOE
-    gpio_set_mode(GPIOD_BASE,  5, MODE_AF_OUTPUT_PP);   // NWE
+    gpio_set_mode(GPIOD_BASE,  4, MODE_AF_OUTPUT_PP); /* NOE */
+    gpio_set_mode(GPIOD_BASE,  5, MODE_AF_OUTPUT_PP); /* NWE */
 
-    gpio_set_mode(GPIOD_BASE,  7, MODE_AF_OUTPUT_PP);   // NE1
-    gpio_set_mode(GPIOG_BASE,  9, MODE_AF_OUTPUT_PP);   // NE2
-    gpio_set_mode(GPIOG_BASE, 10, MODE_AF_OUTPUT_PP);   // NE3
-    gpio_set_mode(GPIOG_BASE, 12, MODE_AF_OUTPUT_PP);   // NE4
+    gpio_set_mode(GPIOD_BASE,  7, MODE_AF_OUTPUT_PP); /* NE1 */
+    gpio_set_mode(GPIOG_BASE,  9, MODE_AF_OUTPUT_PP); /* NE2 */
+    gpio_set_mode(GPIOG_BASE, 10, MODE_AF_OUTPUT_PP); /* NE3 */
+    gpio_set_mode(GPIOG_BASE, 12, MODE_AF_OUTPUT_PP); /* NE4 */
 
-    gpio_set_mode(GPIOE_BASE,  0, MODE_AF_OUTPUT_PP);   // NBL0
-    gpio_set_mode(GPIOE_BASE,  1, MODE_AF_OUTPUT_PP);   // NBL1
+    gpio_set_mode(GPIOE_BASE,  0, MODE_AF_OUTPUT_PP); /* NBL0 */
+    gpio_set_mode(GPIOE_BASE,  1, MODE_AF_OUTPUT_PP); /* NBL1 */
 
     /* Next enable the clock */
     rcc_clk_enable(RCC_FSMC);
@@ -102,32 +97,9 @@ void fsmc_native_sram_init(void) {
      * channels are in "Bank 1" of the FSMC) */
     bank = (FSMC_Bank*)(FSMC1_BASE);
 
-    /* Everything else is cleared (BCR1) */
-    bank->BCR = 0x0000;
-
-    /* Memory type is SRAM */
-    bank->BCR &= ~(FSMC_BCR_MTYP);  // '00'
-
-    /* Databus width is 16bits */
-    bank->BCR &= ~(FSMC_BCR_MWID);
-    bank->BCR |= 0x1 << 4;          // '01'
-
-    /* Memory is nonmultiplexed */
-    bank->BCR &= ~(FSMC_BCR_MUXEN); // '0'
-
-    /* Need write enable to write to the chip */
-    bank->BCR |= FSMC_BCR_WREN;
-
-    /* Set ADDSET */
-    bank->BTR &= ~(FSMC_BTR_ADDSET);
-    bank->BTR |= (FSMC_BTR_ADDSET | FSMC_ADDSET);
-
-    /* Set DATAST */
-    bank->BTR &= ~(FSMC_BTR_DATAST);
-    bank->BTR |= (FSMC_BTR_DATAST | (FSMC_DATAST << 8));
-
-    /* Enable channel 1 */
-    bank->BCR |= FSMC_BCR_MBKEN;    // '1'
+    /* FIXME replace with macros from fsmc.h */
+    bank->BCR = (1 << 12) | (1 << 4) | 1;
+    bank->BTR = (0xF << 16) | (0x3 << 8) | 1;
 
     /* (FSMC_BWTR3 not used for this simple configuration.) */
 }